电气工程系课程思政公开课活动报道

   2026年4月28日，电气工程系开展了本学期“数字电路与思政教育结合”的公开课，吸引了众多师生积极参与。本次课程由余俊良老师主讲，围绕时序逻辑电路中D触发器、T触发器、SR触发器和JK触发器的工作原理、电路符号与状态图深入展开，并以“十五五规划”为战略锚点，展示思政教育在数字电路课程中的独特价值。

课程伊始，余俊良老师从“十五五规划”将集成电路列为“新产业新赛道”首位切入，指出数字电路正是芯片的根基，而触发器作为存储0与1、构建时序逻辑的核心单元，承载着“做精做细成熟制程，提高先进制程制造能力”的战略期望。余老师强调，触发器的每一次状态转换，都如同技术攻关中的每一次突破，必须精准把握“时钟触发沿”，既要顺势而为，也要敢于翻转。在讲解D触发器和T触发器时，他把“按时采样、忠实输出”比喻为电气工程师应有的务实品格；在分析SR触发器的约束条件与JK触发器的“翻转”特性时，则引导学生领悟守住底线与自我革新的深层意涵。

参与课程的学生们表示，这样的结合不仅让他们对各类触发器有了更立体的理解，也激发了他们面向6G、投身“芯”赛道的责任感与使命感。通过这次公开课，希望同学们不仅能用好0与1构建时序逻辑，更能从中汲取与时代同频共振的精神力量，在未来的人生和事业中，既有触发变革的锐气，也有保持初心的定力，于细微处见功夫，于宏大处担使命。